有効蓄積容量を10%程度増加させることが可能となる。

従って超微細、高集積度のDRAMセル等の半 導体記憶装置を製造することが可能となる。

4. 図面の簡単な説明

第1図は本発明の実施例に係るDRAMセルの 構造図、

第2図は本発明の実施例に係るDRAMセルの 形成工程図、


第3図は従来例に係るDRAMセルの説明図である。

(符号の説明)

- T、T、…転送トランジスタ、
- C, C, … 密積容量、
- 1. 11 ··· S i 恭板 (第1の半導体層)、
- 1 b, 1 1 a … 対向電極、
- la…p·Si 基板、
- lb…p**Si基板、
- 2. 14…フィールド酸化膜、
- 12 ··· S i O : 膜(第1の絶縁膜)、


- 3.22…ドレイン(不純物拡散層)、
- 13…Si基板(第2の半導体層)、
- 4.20 ···ソース (不純物拡散層又はピット線 B L ₁)、
- 5, 7, 16 a ··· S i O z 膜(誘電体膜)、
- 16.21…SiOz 膜またはSi₃N₄ 膜 (第2.3の絶縁膜)、
- 17, 19, 23…ポリSi膜(第1, 2, 3 の導電体膜)、
- 6. 17 a…蓄積電極、
- 18…開口郎、
- 8, 15…滌部、
- 9 … 空乏層、
- 20 …ソース(不純物拡散層)、
- BL、BL、…ビット線(ソース)、 .
- W L . W L . …ワード線(ゲート電極)、
- d…深さ。


代理人弁理士 井桁



. 19

. 20






本発明の実施例に係る DRAM セルの構造図


第 1 図 (その1)

—396—



本発明の実施例に係る DRAM セルの構造図


第 1 図 (その2)




本発明の実施例に係る DRAMセルの形成工程図

第 2 図 (その1)

—397—




本発明の失施例に係る DRAM セルの形成工程図 第 2 図 (その2)



本発明の実施例に係る DRAM セルの形成工程図 第 2 図 (その3)

BLビット線 蓄積電極 6 C 蓄積電極 7 誘電体膜 1b 対向電極 (a)



(b) 従来例に係るDRAMセルの観明図 第 3 図